✦ Retours sous 30 jours · Frais de retour offerts · Paiement sécurisé ✦
Persistence Carte de Développement Tang Nano 20K FPGA RISCV Linux pour Lecteur de Rétro, Installation Facile
Persistence Carte de Développement Tang Nano 20K FPGA RISCV Linux pour Lecteur de Rétro, Installation Facile
Persistence Carte de Développement Tang Nano 20K FPGA RISCV Linux pour Lecteur de Rétro, Installation Facile
Persistence Carte de Développement Tang Nano 20K FPGA RISCV Linux pour Lecteur de Rétro, Installation Facile
Persistence Carte de Développement Tang Nano 20K FPGA RISCV Linux pour Lecteur de Rétro, Installation Facile
Persistence Carte de Développement Tang Nano 20K FPGA RISCV Linux pour Lecteur de Rétro, Installation Facile
Persistence Carte de Développement Tang Nano 20K FPGA RISCV Linux pour Lecteur de Rétro, Installation Facile
Persistence Carte de Développement Tang Nano 20K FPGA RISCV Linux pour Lecteur de Rétro, Installation Facile
Thumbnail
Thumbnail
Thumbnail
Thumbnail
Thumbnail
Thumbnail
Thumbnail
Thumbnail

Persistence Carte de Développement Tang Nano 20K FPGA RISCV Linux pour Lecteur de Rétro, Installation Facile

9.50 41.83
Retours sans risque sous 30 jours & Satisfait ou remboursé
Ajouté à votre panier.

Caractéristiques

Marque: Persistence
Nom de modèle: 500711800
Nombre d'articles: 1
Nombre d'unités: 42.0 gramme

- Il est doté d'une SDRAM intégrée de 64 Mbits à faible latence, qui facilite l'exécution de l'émulateur et facilite l'exécution des systèmes Linux soft-core.
- La carte utilise par défaut un oscillateur à cristal de 27 MHz pour multiplier l'horloge requise pour l'affichage compatible , et est également équipée d'une puce de génération d'horloge MS5351 pour générer une variété d'horloges requises à volonté.
- Nano 20K est une carte mère utilisant Semiconductor GW2AR-18 QN88. La puce possède 20 736 tables de recherche logique (LUT4) et 15 552 registres (FF). Il y a deux PLL à l'intérieur et plusieurs unités . Prend en charge la multiplication 18 bits x 18 bits pour accélérer les opérations numériques.
- La puce BL616 intégrée de téléchargeur FPGA JTAG et de port série pour la communication avec le FPGA.
- La puce de téléchargement intégrée a été mise à niveau vers une interface USB2.0 , avec les fonctions de téléchargement JTAG haute vitesse, de communication série, de réception SPI haute vitesse et de configuration précise de l'horloge.

Nous utilisons des cookies pour améliorer votre expérience. En cliquant sur « Accepter », vous acceptez notre Politique de confidentialité.